// CLUBIC — HARDWARE & GADGET
Intel sort l’artillerie lourde : jusqu'à 256 cœurs et 1,28 Go de cache pour le Xeon 7 Diamond Rapids
Concurrencé par AMD et ses processeurs EPYC, Intel se doit de réagir pour ne pas être complètement distancé dans les serveurs : Diamond Rapids constitue LA réponse du fondeur américain.
Avec Diamond Rapids, Intel ne cherche manifestement pas à faire dans la demi-mesure. Son prochain Xeon 7 réunira jusqu’à 256 cœurs performants, 1,28 Go de cache L3 et 16 canaux mémoire. Une débauche de silicium qui s’accompagne surtout d’une refonte en profondeur de l’architecture des processeurs serveurs du constructeur.
Intel a profité de l'événement Hot Chips 2026 pour lever en partie le voile sur la prochaine génération de Xeon 7, Diamond Rapids, attendue en 2027. Autant dire que le constructeur américain avait quelques chiffres bien sentis à mettre sur la table : jusqu’à 256 cœurs physiques, 1,28 Go de cache LLC, 128 lignes PCI Express 6.0 et une bande passante mémoire qui peut grimper jusqu’à environ 1,6 To/s grâce à de la MRDIMM.
Derrière ces chiffres qui donnent rapidement le tournis se cache surtout une nouvelle manière de construire le processeur. Intel abandonne une partie de ses habitudes pour multiplier les blocs de calcul, séparer davantage calcul, mémoire et entrées-sorties, et s’appuyer sur UCIe-S plutôt que sur son interconnexion EMIB. Une évolution qui rapproche aussi, par certains aspects, Diamond Rapids de la philosophie « chiplet » poussée depuis plusieurs générations par AMD.
Le chiffre le plus spectaculaire reste évidemment celui des 256 cœurs performants (P-cores). Intel prévoit de réunir jusqu’à 16 chiplets CPU, chacun pouvant embarquer 16 cœurs, afin de constituer quatre blocs de calcul. Ces derniers sont ensuite associés à quatre tuiles de base et à deux « Fabric Hubs » chargés notamment de gérer la mémoire et les entrées-sorties. On est donc très loin du processeur monolithique traditionnel : Diamond Rapids est avant tout un assemblage de briques spécialisées.
Cette multiplication des cœurs s’accompagne d’une quantité de cache qui n’est pas moins impressionnante. Le Xeon 7 Diamond Rapids pourra disposer de 1,28 Go de Last Level Cache (LLC), réparti entre ses quatre blocs de calcul. Chaque bloc dispose ainsi de 320 Mo de LLC, avec une organisation pensée pour limiter les allers-retours vers la RAM. À titre de comparaison, le Xeon 6980P actuel culmine à 504 Mo de cache LLC pour 128 cœurs : Intel ne fait donc pas que doubler le nombre de cœurs, il augmente aussi sensiblement la quantité de cache disponible.
Comme il faut bien alimenter tout ce petit monde, Diamond Rapids embarque 16 canaux mémoire, avec prise en charge de DDR5 jusqu’à 8 000 MT/s et surtout des MRDIMM de seconde génération jusqu’à 12 800 MT/s. Avec ces dernières, Intel annonce une bande passante théorique pouvant atteindre environ 1,6 To/s. À cela s’ajoutent 128 lignes PCIe 6.0 et la compatibilité CXL 3.0, de quoi donner au Xeon 7 un sérieux appétit pour les workloads où le processeur doit jongler avec d’importants volumes de données.
Pour réussir cette démonstration de force sans transformer le serveur en radiateur géant, Intel mise notamment sur son procédé 18A-P, une évolution du nœud 18A. Les chiplets CPU sont fabriqués – en interne donc – avec cette technologie tandis que certaines briques du package reposent sur des procédés distincts. L’objectif est évidemment de choisir le procédé le plus pertinent pour chaque fonction plutôt que de chercher à tout graver de la même manière.
Diamond Rapids pousse ainsi un peu plus loin la logique de désagrégation introduite par les précédentes générations de Xeon. Mais la véritable curiosité se trouve peut-être dans les connexions entre ces différents morceaux de silicium. Intel utilise Foveros Direct 3D pour relier les chiplets de calcul à leurs tuiles de base, tandis que les blocs de calcul communiquent avec les Fabric Hubs via UCIe-S. Intel fait donc davantage appel à des standards et à des technologies d’interconnexion pensées pour les architectures chiplet. Le choix d’UCIe-S à la place d’EMIB doit no