// TOM'S HARDWARE ITALIA — CRONACA
YMTC recupera quattro anni di ritardo: le memorie cinesi inziano a far paura?
YMTC ha ridotto a circa un anno il divario tecnologico nelle memorie NAND rispetto ai leader sudcoreani: è la stima dell'ultima valutazione della Korea Semiconductor Industry Association, che fotografa l'accelerazione dei produttori cinesi in un settore dove il ritardo era ampiamente stimato intorno ai cinque anni. Per Samsung e SK Hynix, la concorrenza si avvicina sia sul piano della tecnologia sia su quello dei volumi produttivi previsti.
Il confronto passa dalle generazioni di NAND 3D, le memorie flash che dispongono le celle su più livelli sovrapposti. Nel 2025 Samsung e SK Hynix hanno iniziato a produrre NAND a 300 strati, mentre YMTC realizzava chip a 270 strati. Il produttore cinese dovrebbe passare ai 400 strati nel 2027, una tappa che, nelle previsioni riportate, manterrebbe il distacco dai concorrenti intorno a un anno. Il numero di strati, da solo, non descrive però prestazioni, affidabilità e costi dei chip finiti.
Alla progressione tecnologica si affianca l'espansione degli impianti. La capacità di YMTC dovrebbe raggiungere i 300.000 wafer al mese entro l'inizio del 2027, con una parte destinata alla produzione di memorie LPDDR. Due nuove fabbriche, la cui entrata in funzione è prevista nel 2027, porterebbero il totale a 450.000-500.000 wafer mensili entro il 2028: un aumento significativo della base industriale disponibile.
Per Samsung, il riferimento indicato è una capacità produttiva NAND di 350.000 wafer al mese entro la fine del 2027. La crescita cinese si inserisce anche nel confronto sull'accesso alle filiere internazionali, già emerso nelle pressioni statunitensi contro l'impiego di memorie CXMT e YMTC nei prodotti Apple. Tecnologia, disponibilità industriale e rapporti commerciali diventano così parti della stessa competizione tra fornitori.
Il recupero riguarda anche le memorie volatili, con distanze diverse. L'associazione sudcoreana stima per CXMT un ritardo di circa due anni nelle DRAM e di tre anni nelle HBM. L'azienda ha già avviato la produzione in grandi volumi di LPDDR5X e ha cominciato a fabbricare LPDDR6, ampliando la propria offerta di memorie a basso consumo.
Nelle HBM3E, CXMT è invece alla produzione di prova, con una resa indicata intorno al 25%, e sta ancora lavorando sulla tecnologia TSV per collegare verticalmente le memorie. Per gli stack basati sul processo G4 avrebbe preso spunto dalla soluzione NAND X-Stacking di YMTC, impiegando il bonding ibrido rame-rame: una connessione che unisce le interconnessioni dei wafer e accorcia il percorso elettrico fra gli strati DRAM.
Anche CXMT prepara un aumento dei volumi: il piano prevede 300.000 wafer al mese attraverso tre fabbriche DRAM da 300 millimetri entro la fine del 2026, oltre a una capacità HBM attesa intorno ai 50.000 wafer mensili. Due ulteriori impianti in costruzione a Shanghai e Hefei dovrebbero portare la capacità complessiva dichiarata a 600.000 wafer al mese una volta operativi.
Aggiungi Tom's Hardware alle tue fonti preferite su Google