// COMPUTERBASE — MODA & SOCIETÀ
Epyc mit Zen 6: AMDs Zen-6c-Server-CCD hat sogar 33 statt 32 Kerne
AMD Epyc 9006 erscheint mit Zen 6 und Zen 6c. Beide Serien setzen dabei maximal acht Core Complex Dies (CCD) auf einem Package ein. Statt vormals 8 bietet der neue Zen-6-CCD nun 12 Kerne, beim neuen Zen-6c-CCD sind maximal 32 statt vormals 16 Kerne aktiv. Doch aktiv ist das Stichwort: Eigentlich bietet der CCD sogar 33 Cores.
Bisher fuhr AMD die Zen-CCDs sowohl in der klassischen als auch in der „Dense“-Version (c) voll aus. 16 Zen-5-CCDs mit je 8 Kernen ergaben damit maximal 128 Kerne für Epyc 9005 „Turin“, 12 Zen-5c-CCDs mit je 16 Kernen maximal 192 Kerne für Epyc 9005 „Turin Dense“. Aber wie sieht das in Zukunft bei Epyc 9006 „Venice“ mit bis zu 96 Kernen (8 × 12) respektive Epyc 9006 „Venice Dense“ mit bis zu 256 Kernen (8 × 32) aus?
Bei Epyc 9006 „Venice Dense“ geht AMD erstmals anders vor: 33 Zen-6c-Kerne hat der neue dichte CCD, genutzt werden auf Produkten im Handel aber maximal 32 davon. Das stellte AMD in der vergangenen Woche im Rahmen eines Events in Las Vegas auf Nachfrage klar.
Die Motivation dahinter liegt auf der Hand: Ausbeute. Denn ein Redundant Core oder Spare Core, wie man ihn in der Branche nennt, ist keine neue Erfindung um die Ausbeute bei den stetig wachsenden Chipgrößen gepaart mit einer neuen Fertigung zu erhöhen. Vielmehr ist es bei Prozessoren mit wachsender Kernanzahl sogar die Regel geworden. Ist ein Chip defekt, dieser Defekt aber durch das Deaktivieren eines Kerns zu umgehen, kann der Chip trotzdem verwendet werden. Genau so verfährt AMD jetzt beim neuen Zen-6c-CCD.
Intel fährt diese Schiene schon länger. So werden vom 44-Kern-CPU-Tile bei Granite Ridge maximal 42 oder 43 Kerne aktiviert – einer ist immer mindestens Reserve bzw. dafür vorgesehen, einen Chipdefekt zu kompensieren.
Bei Arm haben Spare-Cores ebenfalls Tradition: Arm AGI wird beim 70-Kern-Die zwei davon als Reserve vorhalten – und ähnliche Ableger wie SiPearl Rhea2 gehen vollends auf Nummer sicher und haben sechs Spare-Cores pro Die – das sind letztlich sogar 12 pro ganzem Chip.
AMD erklärt, dass im 33-Kern-CCD jeder Kern abgeschaltet werden kann um verlässlich 32 Kerne für den Markt zu bieten. Das wiederum hat natürlich Auswirkungen auf das Design – und macht auch klar, dass die bisher von AMD geteilten Schaubilder vom Chip nicht einmal im Ansatz zutreffen sind. Denn ein zusätzlicher Kern passt nicht in das stets gezeigte 4×8-Muster. Entweder hat ihn AMD am Ende irgendwo in eine Ecke gequetscht und den zusätzlich entstehenden „Freiraum“ mit einer Dummy-Fläche versehen, oder das Design ist ein komplett anderes.
Leider konnte oder wollte uns AMD auch auf wiederholte Nachfrage bis zum Fall der Sperrfrist kein neues Schaubild des Zen-6-CCDs zur Verfügung stellen.
Die bisherigen und zum Teil auch jetzt neu zur Verfügung gestellten Bilder mit Die-Shots machen es nur noch schlimmer: Darauf werden Epyc mit Zen 6 die Zen-6c-Kerne zugewiesen, oder einfach irgendetwas anderes, was nach Chip aussieht, über jeden Die gelegt. Mit der Realität haben die von AMD geteilten Darstellungen offenkundig wenig gemein. Immerhin gab es vor Ort beide Lösungen aber noch einmal als „echten“ Chip (siehe oben).
Wir wurden von AMD zum NDA-Event „AMD In Depth 2026“ nach Las Vegas eingeladen und haben Material vor Ort vorab unter NDA erhalten. Einzige Vorgabe war der frühestmögliche Veröffentlichungstermin. Das Unternehmen übernahm die Kosten für die Flüge, die Hotel-Übernachtungen und die Verpflegung. Eine Einflussnahme des Herstellers auf die Berichterstattung fand nicht statt, eine Verpflichtung zur Veröffentlichung bestand nicht.