// CLUBIC — HARDWARE & GADGET
Semi-conducteurs : 44 ans après, AMD pourrait devenir le client d'Intel
Selon le groupe bancaire suisse UBS, AMD pourrait adopter l'encapsulation EMIB-T d'Intel Foundry. Une alliance industrielle qui offrirait un savoureux retournement dans l'histoire des deux rivaux.
AMD chez Intel, l'image aurait longtemps tenu de la science-fiction. Selon une note d'UBS relayée par Guru3D, le concepteur des Ryzen et des accélérateurs Instinct pourrait devenir client d'Intel Foundry pour utiliser sa technologie d'encapsulation avancée EMIB-T.
La nuance est de taille. EMIB-T n'est pas un procédé de gravure, mais une technologie d’encapsulation avancée destinée à réunir plusieurs chiplets et de la mémoire HBM dans un même boîtier. EMIB exploite des petits ponts de silicium intégrés au substrat pour assurer les liaisons latérales entre les dies. Sa variante EMIB‑T ajoute des TSV (connexions verticales) à travers ces ponts afin d'acheminer plus directement l'alimentation vers les puces. AMD pourrait donc conserver TSMC pour la gravure et confier seulement l'assemblage final à Intel.
Les capacités CoWoS de TSMC restant sous tension, une seconde chaîne d'encapsulation aurait du sens. La production de masse d'EMIB-T ne serait toutefois pas attendue avant 2027. Pour l'heure, cette perspective reste celle d'analystes et aucun accord n'a été officialisé.
Le clin d'œil historique est délicieux. En 1982, Intel avait choisi AMD comme seconde source pour sécuriser la production de processeurs x86 destinée à IBM. AMD a ensuite fabriqué des puces sous licence Intel, avant que les partenaires ne deviennent rivaux et ne s'affrontent jusque devant les tribunaux.
Les deux groupes collaborent déjà depuis 2024 pour harmoniser l'écosystème x86. Mais si cette information venait à se confirmer, elle signerait un sacré retournement dans leur histoire commune. AMD, jadis seconde source d'Intel, deviendrait cette fois son donneur d'ordres.
La gravure (sur un nœud 3 nm, 5 nm, etc.) correspond à la fabrication des transistors sur un wafer, c’est-à-dire « créer » le silicium actif. L’encapsulation avancée intervient après : elle assemble et interconnecte plusieurs dies (puces) dans un même boîtier, avec des contraintes fortes de signal, d’alimentation et de dissipation thermique. Cette approche permet de combiner des blocs issus de procédés différents (CPU, I/O, GPU, mémoire) sans tout graver sur une seule grosse puce monolithique. Elle est devenue stratégique avec la montée des chiplets et de la mémoire HBM, où la densité d’interconnexion et la qualité du packaging peuvent limiter les performances autant que la gravure.
EMIB (Embedded Multi-die Interconnect Bridge) repose sur de petits ponts de silicium intégrés dans le substrat du package pour relier des dies côte à côte avec plus de bande passante et moins de latence qu’un routage classique sur substrat. La variante EMIB‑T ajoute des connexions verticales (type TSV) à travers ces ponts, ce qui aide notamment à mieux distribuer l’alimentation et à densifier certains liens. Concrètement, cela facilite l’intégration de chiplets et de piles de mémoire HBM dans un même ensemble, en réduisant certaines limites électriques (signal/power integrity). L’objectif est d’obtenir des interconnexions courtes, denses et efficaces sans recourir systématiquement à un interposeur complet.
CoWoS (Chip-on-Wafer-on-Substrate) est une technologie d’encapsulation très utilisée pour associer GPU/accélérateurs et mémoire HBM via un interposeur, et elle est particulièrement demandée par les acteurs de l’IA. Cette forte demande crée des tensions de capacité : même si la gravure suit, l’assemblage final peut devenir le point bloquant pour livrer des produits. Disposer d’une alternative d’encapsulation chez un autre industriel permettrait de réduire le risque de dépendance à une seule chaîne et d’améliorer la résilience de la production. Cela n’implique pas forcément de changer de fondeur pour la gravure : on peut graver chez TSMC et externaliser l’assemblage avancé ailleurs, selon la compatibilité technique et