// COMPUTERBASE — HARDWARE & GADGET
AMD Verano: 192 N2P-Kerne mit 500 Watt und zwei Dummy-Chips im Sockel SB1
AMD hat weitere Details zum sehr interessanten Zen-6-Prozessor Verano bekanntgegeben, der wohl als erste Epyc-CPU TSMC N2P und neue IO-Dies nutzt. Ein weiteres Unterscheidungsmerkmal zu Venice: Es gibt nur sechs CCDs statt acht – wahlweise mit CCD32 (32 × Zen 6c) oder CCD12 (12 × Zen 6). Zwei Dummy-CCDs füllen die Lücken auf.
AMD hat den Verano getauften Chip in letzter Zeit bereits des Öfteren gezeigt. Das ist auch nicht überraschend, wie AMD in der letzten Woche auch noch einmal auf der Bühne im Rahmen es Tech Days klargemacht hat. Denn das Design ist ein direkter Angriff auf aktuelle Hoheitsgewässer der Konkurrenz.
Um die zu erobern, packt AMD in Verano auch die neueste Technologie und nutzt die besten Fertigungsmethoden wie TSMC N2P die in diesen Tagen nach der Auftaktfertigung in N2 (Venice) erst in die Massenproduktion überführt wird.
Im Sockel SB1 ist ein weiterer großer Unterschied der für Verano aufgelegt, dann dritte IO-Die in der Serie Epyc 9006. An diesen musste AMD nach dem klassischen IOD für den Sockel SP7 und dem etwas kleineren IOD für den Sockel SP8 aufgrund einer deutlich geringeren Anzahl an Speicherkanälen noch einmal ran, auch den für Verano geplanten LPDDR5X-Support hatte man bisher nicht vorgesehen.
Und so enthalten die beiden IODs von Verano insgesamt vier MCDs. Jeder dieser Memory Controller Dies spricht sechs Kanäle LPDDR5X an, summa summarum sind es also 24 Kanäle für LPDDR5X. Offiziell hat AMD den Chip bisher für LPDDR5X-8533 via wechselbarem SOCAMM2 spezifiziert, die Vergangenheit hat jedoch gezeigt, dass hier bis kurz vor dem Start auch noch einmal beim Takt nachgelegt werden kann.
Im neuen und nun offiziell bestätigten Sockel SB1 kann die CPU nur allein betrieben werden, sie ist nicht Dual-Sockel-fähig wie die anderen Epyc 9006. Es ist also eine klare Host-CPU für eine gewisse Anzahl an GPUs, übernimmt also in Zukunft beispielsweise die Aufgabe, die der Epyc-Prozessor aktuell im AMD-Helios-Rack für die Instinct-Karten stemmt. Oder eben ein Vera-Arm-Prozessor bei Nvidia für die Rubin-GPUs.
Nachdem Lisa Su den ersten 192-Kern-Chip vor einigen Wochen in die Luft gehalten hatte, war auch etwas mehr über die Aufbau bekannt geworden. Denn nur sechs CCDs sind auf dem Package aktiv, zwei sind als Dummy-Dies verbaut. Und so kommt die Ausführung letztlich auch „nur“ auf maximal 192 Zen-6c-Kerne mit sechs CCD32- oder alternativ 72 Zen-6-Kerne mit sechs CCD12-Chips. Erhoffte zusätzliche Features in den nun bekannt gewordenen Dummy-Dies gibt es nicht, das Feature-Set zu den anderen Epyc 9006 ist identisch.
AMD plant, die ersten Prozessoren ab dem zweiten Halbjahr 2027 anbieten zu wollen. Zum OCP erklärte das Unternehmen bereits, dass es eventuell aber auch das erste Halbjahr werden dürften – realistisch ist also wohl ein Termin im Sommer für finale Informationen zu einzelnen Modellen und Spezifikationen. Bis zu 500 Watt TDP statt maximal 600 Watt wie bei Venice bei einem Viertel weniger Kernen lassen hier Spielraum für sehr hochtaktende CPUs.
Wir wurden von AMD zum NDA-Event „AMD In Depth 2026“ eingeladen und haben Material vorab unter NDA erhalten. Das Unternehmen übernahm dabei die Kosten für die Flüge in der Economy Class, Hotel-Übernachtungen und Verpflegung. Eine Einflussnahme des Herstellers auf die Berichterstattung fand nicht statt, eine Verpflichtung zur Veröffentlichung bestand nicht.