// HEISE ONLINE — HARDWARE & GADGET
IBM-Mainframes: Der nächste Z-Prozessor kann auch ARM
Die nächste Z-CPU-Generation lernt ARM-Instruktionen. Die Kernanzahl steigt von acht auf elf und auch mehr Takt gibt es.
This article is also available in
English.
It was translated with technical assistance and editorially reviewed before publication.
IBM gibt einen ersten Ausblick auf seinen nächsten Z-Prozessor für Mainframes. Im Vordergrund steht eine signifikante Neuerung der CPU-Kerne: Sie können Software sowohl für die z-Architektur als auch für ARM (AArch64) ausführen. IBM betont, dass der Prozessor ARM nativ beherrscht und nicht emuliert und auch nicht auf einen Koprozessor zurückgreift. Das erfordert Anpassungen etwa am Front-End, das Instruktionen verarbeitet und dann an die Rechenwerke verteilt.
Wie der Nachfolger des aktuellen Prozessors Telum II oder die nächste Mainframe-Generation heißt, verrät das Unternehmen in seiner Ankündigung nicht. z18 wäre naheliegend.
IBM geht mit dem Schritt ein grundlegendes Problem an: Software-Support bei den eigenen Mainframes. Statt unzählige Anwendungen für die z-Architektur lauffähig zu machen, lernen die Kerne den Umgang mit ARM. Dadurch sollen keinerlei Software-Anpassungen notwendig sein, während typische Mainframe-Software weiter wie gewohnt läuft, etwa für die Abarbeitung von Kreditkarten-Transaktionen.
Kernel-basierte virtuelle Maschinen (KVM) ermöglichen einen fließenden Wechsel zwischen den zwei Ausführungsmodi. Dazu läuft Linux parallel für Z-Prozessoren (s390x) und ARM64. Die KVM-Implementierung verteilt die anfallenden Rechenaufgaben flexibel auf die CPU-Kerne. Jeder Wechsel zwischen Z und ARM soll innerhalb von einer Nanosekunde stattfinden. IBM erwartet dadurch keine spürbaren Performance-Auswirkungen. z/OS kann weiter über eine eigenständige Partition auf demselben Prozessor laufen.
Auf Seiten der Spezifikationen nennt IBM erste Details im Rahmen der Hot-Chips-Konferenz: Die Anzahl der CPU-Kerne steigt von acht beim Telum-II-Prozessor auf nunmehr elf. Die Basis-Taktfrequenz steigt von 5,5 GHz auf mindestens 5,7 GHz. Ein finaler Wert scheint noch nicht festzustehen.
Der Level-2-Cache verweilt bei 36 MByte pro CPU-Kern. Weil es aber mehr Kerne gibt, wächst der virtuelle Level-3-Cache auf 432 MByte. Er setzt sich aus allen L2-Caches zusammen. Der virtuelle Level-4-Cache wächst von knapp 2,9 auf 3,5 GByte. Dabei sucht sich ein Prozessor freien Speicherplatz auf weiteren Prozessoren im selben Mainframe, um dort Daten zwischenzuspeichern.
Eine eigenständige KI-Einheit bleibt erhalten. Zu deren Leistung macht IBM derzeit keine Angaben.
Die Effizienz steigt auch durch den Wechsel von einem 5-Nanometer-Fertigungsprozess auf 2 nm. Vermutlich lässt IBM die Chips weiter von Samsung herstellen. Ein Liefertermin steht bislang nicht fest.