// TOM'S HARDWARE ITALIA — INTELLIGENZA ARTIFICIALE
HBM4 più economica per l'AI, JEDEC approva SPHBM4
JEDEC ha approvato SPHBM4, un nuovo standard pensato per rendere più accessibile la memoria ad alta banda usata negli acceleratori per intelligenza artificiale e calcolo HPC. La novità conta perché l'HBM è diventata uno dei principali colli di bottiglia dei sistemi AI: offre prestazioni elevate, ma richiede package complessi e costosi.
Il punto di partenza è il mercato attuale. Le GPU e gli acceleratori di fascia più alta si affidano sempre più spesso a HBM4 o alle sue evoluzioni, mentre la domanda dei data center AI continua a crescere più rapidamente della capacità produttiva disponibile. Il risultato è una pressione crescente sui prezzi e sulla disponibilità della DRAM premium.
SPHBM4, acronimo di Standard Package HBM4, nasce per mantenere una banda di classe HBM riducendo la dipendenza dal packaging avanzato. La specifica prevede meno pin di segnale e strutture di package più convenzionali, così da allargare l'uso della memoria ad alta banda anche a progetti meno estremi rispetto agli acceleratori top di gamma.
Secondo i dettagli tecnici emersi, lo standard punta a compensare la riduzione dei collegamenti fisici aumentando di quattro volte la velocità dei segnali. In pratica, il numero di pin scenderebbe a circa un quinto rispetto a una soluzione tradizionale, pur mantenendo un profilo prestazionale vicino a quello delle attuali memorie HBM3e e HBM4 nei carichi che richiedono molta banda.
La conseguenza più interessante è l'uso di substrati standard, un passaggio che potrebbe ridurre costi e complessità del package. Non è un dettaglio secondario: la ricerca di alternative alla memoria HBM classica sta accelerando, come mostrano anche i tentativi di unire NAND e chip AI per superare il limite HBM, perché il problema non è solo la capacità dei chip, ma il modo in cui vengono integrati vicino al die di calcolo.
Un altro elemento tecnico riguarda la distanza tra memoria e compute die, indicata in 20 mm. Questo margine superiore può aiutare la gestione termica interna del package, tema sempre più delicato nei chip destinati ad AI e HPC. Meno vincoli fisici possono tradursi in design più flessibili, soprattutto per acceleratori di nuova generazione.
Nel medio periodo, SPHBM4 potrebbe legarsi anche ai substrati in vetro, considerati una delle tecnologie più promettenti per package di grandi dimensioni. I vantaggi teorici includono maggiore stabilità termica, migliore planarità e cablaggi più fini, ma la produzione di massa non è ancora pronta e la commercializzazione su larga scala resta attesa più avanti.
Per l'industria dei semiconduttori, l'approvazione dello standard è quindi un segnale concreto: non basta aumentare la banda, bisogna renderla sostenibile economicamente. Se i produttori adotteranno SPHBM4 su larga scala, gli acceleratori AI potrebbero ottenere memoria ad alte prestazioni con una barriera d'ingresso più bassa rispetto alle soluzioni HBM tradizionali.