// COMPUTERBASE — INTELLIGENZA ARTIFICIALE
IBM Z auch mit Arm: Eine 2-nm-11-Kern-CPU mit 5,7+ GHz und Unmengen an Cache
IBM bietet mit der Z-Mainframe-Architektur nun auch volle Arm-v9.3-Unterstützung. Der reine Prozessor ist einmal mehr ein ganz spezieller Chip, der viele Besonderheiten aufweisen kann. Das beginnt schon bei den elf Kernen mit 5,7+ GHz Takt aus der 2-nm-Fertigung, hinzu kommen Unmengen an Cache und weitere Dinge.
Mainframes sind nach wie vor ein Steckenpferd von IBM. Wo immer Kreditkartendaten abgefragt werden sollen oder Flüge gebucht werden, ist irgendwo ein Mainframe mit IBM im Spiel. Bei 70 Prozent der finanziellen Transaktionen ist ein IBM-Mainframe involviert. Und Z bleibt nicht stehen, es entwickelt sich weiter mit dem nächsten Schritt: Arm. Das Ziel bleibt gleich, die neun Neunen müssen stehen.
Neun Neunen sind das Ziel der Z-Mainframes. Das steht als Prozentsatz für die Verfügbarkeit der Systeme, die ihresgleichen sucht und von keinem regulären Serversystem geboten wird: 99,9999999 Prozent sind es, die IBM so garantiert. 100 % gibt es bekanntlich nicht, wenngleich das „Z“ in der Z-Serie für „zero downtime“ steht.
IBM geht dabei aber nicht direkt auf Nummer sicher, sei es beispielsweise mit einer älteren Fertigung oder geringerem Takt, im Gegenteil: 5,7 GHz legt der Hersteller an, als Basistakt für die elf Kerne mit SMT, mit dem Potenzial für mehr. 36 MByte L2 Cache pro Kern sind dabei und ein großer virtueller L3-Cache, der die kombinierte Menge der L2-Cache-Slices mit 432 MByte (12 × 36 MByte) nutzt. Zudem gibt es einen L4-Cache, der, wie zuletzt bereits eingeführt, bis zu 3,5 GByte des Systemspeichers als „virtuellen Cache“ deklariert. Dieses Verfahren hatte IBM vor zwei Jahren beim Telum II enthüllt, der neue Z ist letztlich ein nochmals aufgebohrter Ausbau dieser Idee. Mit dabei sind weiterhin auch eine DPU sowie Beschleuniger unterschiedlichster Art, die den Platz eines Kerns einnehmen – deshalb sind es nur elf statt zwölf.
Die Cores aus dem Mainframe-Segment benötigten letztlich nun einige Anpassungen für Arm, heraus kommen am Ende Threads, die einen „Z mode“ und einen „Arm mode“ haben. Dabei konkurrieren die Threads auch untereinander, wenn Multi-Thread-Anfragen von beiden gelöst werden könnten, erklärte IBM auf Nachfrage.
Die größten Änderungen in Richtung Arm betreffen letztlich die Decoder-Einheiten, die komplett getrennt sind, während der Weg dahin viele gemeinsame Ressourcen nutzt. Wie das letztlich alles im Alltag funktioniert, dürfte durchaus interessant werden.
Als Nachfolger der Spyre-AI-Karte schickt auch IBM einen neuen AI-Beschleuniger mit HBM3e ins Rennen. Aufgrund des Alters des Vorgängers sind einige der Leistungssteigerungen entsprechend groß, der Fokus auf Inference trägt zudem ebenfalls seinen Teil dazu bei.
Wenngleich IBMs Produkte weit entfernt von jedem Consumer- und auch schon professionellen Umfeld agieren, sind sie technisch stets hochinteressant. Dass IBM so nebenbei auch gleich noch den schnellsten Arm-Prozessor gebaut hat, ist dabei nur eine amüsante Randbemerkung.