// TOM'S HARDWARE ITALIA — HARDWARE & GADGET
Intel, traguardo storico: oltre un milione di wafer High-NA EUV
Intel ha superato un milione di wafer lavorati con la litografia High-NA EUV, raggiungendo un nuovo traguardo nell'utilizzo degli scanner destinati ai processi produttivi più avanzati. Il conteggio comprende installazione e certificazione delle macchine, ricerca e sviluppo e produzione: non equivale quindi a un milione di wafer destinati a chip commerciali. L'azienda ha però già certificato questi strumenti per il processo 18A e li utilizza nella fabbricazione di una parte dei processori Panther Lake.
Il salto nei volumi cumulativi è impressionante: a fine febbraio 2025, un anno e mezzo fa, Intel era a circa 30.000 wafer lavorati con questa tecnologia. La dotazione indicata comprende due scanner EXE:5000 e almeno un ASML Twinscan EXE:5200B, modello più veloce. L'espansione della flotta contribuisce quindi al risultato, insieme alla maturazione dei processi. Il totale misura l'esperienza accumulata sulle macchine, ma da solo non permette di ricavare né la capacità produttiva mensile né la resa dei chip funzionanti.
Il vantaggio tecnico dell'High-NA parte dall'apertura numerica di 0,55, superiore allo 0,33 degli scanner EUV convenzionali. Cambia però anche la geometria dell'esposizione: i sistemi tradizionali impiegano un rapporto ottico 4× in entrambe le direzioni, mentre quelli High-NA adottano un sistema anamorfico 4×/8×. Con le stesse fotomaschere quadrate da 6 pollici, il campo sul wafer passa così da 26 × 33 millimetri a circa 26 × 16,5 millimetri.
Per i die più grandi, questa superficie dimezzata impone di unire due esposizioni, una tecnica chiamata stitching. La complessità degli strumenti resta centrale nella corsa alla miniaturizzazione, anche sul fronte dei tentativi cinesi di recuperare terreno nella litografia EUV. Nel caso dell'High-NA, il problema concreto è far combaciare con estrema precisione le strutture che attraversano il confine tra i due semicampi, evitando discontinuità nelle interconnessioni.
Lo stitching comporta inoltre un costo in termini di produttività degli scanner: sull'EXE:5200B, i valori riportati scendono da 175 a 125 wafer all'ora. Anche il progetto del chip deve prevedere la giunzione, riducendo la libertà nella disposizione dei blocchi. Un disallineamento può deformare linee e collegamenti verticali oppure interrompere le connessioni, introducendo difetti e penalizzando la resa, con conseguenze particolarmente onerose per CPU e GPU di grandi dimensioni.
Intel sostiene per questo il passaggio a fotomaschere da 6 × 12 pollici, che permetterebbero di recuperare un campo completo da 26 × 33 millimetri con una sola esposizione. La modifica coinvolgerebbe però l'intera filiera delle fotomaschere: supporti, deposizione, incisione, ispezione, metrologia, pulizia, pellicole protettive, sistemi di scrittura e movimentazione. Anche gli scanner dovrebbero essere modificati o riprogettati per accogliere il nuovo formato.
Intel e ASML non hanno confermato che gli scanner esistenti o pianificati possano essere adattati alle maschere rettangolari; la roadmap ASML descritta continua a prevedere reticoli da 6 × 6 pollici e stitching anche per sistemi successivi al 2033.
Aggiungi Tom's Hardware alle tue fonti preferite su Google