// MACITYNET — HARDWARE & GADGET
IBM ha presentato il primo chip al mondo sotto il nanometro
Questo sito contiene link di affiliazione per cui può essere compensato
IBN ha annunciato un’importante innovazione nel campo dei semiconduttori con la presentazione del primo chip al mondo sotto il nanometro (nm), caratterizzato da una architettura di transistor a 0,7 nm, ovvero un nodo a 7 angstrom.
Questo risultato è indicato come “un punto di svolta per il settore” che si confronta con i limiti fisici delle tradizionali tecniche di scaling dei chip. I semiconduttori sono alla base di ambiti strategici che spaziano dalla computazione agli elettrodomestici, dai dispositivi di comunicazione ai sistemi di trasporto fino alle infrastrutture critiche.
Il nuovo chip di IBM sotto 1 nm integra quasi 100 miliardi di transistor su un’area grande quanto un’unghia, quasi raddoppiando la densità rispetto al chip a 2 nm presentato da IBM nel 2021. Grazie a una serie di innovazioni strutturali e nei materiali, tra cui l’innovativa architettura tridimensionale nanostack, la tecnologia dimostra come sia possibile continuare a migliorare le prestazioni e l’efficienza anche quando le dimensioni dei componenti si avvicinano alla scala atomica.
A detta di IBM i risultati tecnici indicano che il nuovo chip potrà offrire un significativo salto prestazionale: fino al 50% in più di performance o anche fino al 70% in più di efficienza energetica rispetto ai chip del produttore a 2 nm. “Questo progresso consentirà di accelerare le capacità di elaborazione in ambiti quali l’intelligenza artificiale generativa, le infrastrutture cloud e i dispositivi elettronici di nuova generazione”, riferisce Big Blue.
“Con la nuova architettura nanostack, non ci limitiamo a ridurre le dimensioni dei transistor, ma ridefiniamo il modo in cui i chip vengono progettati per offrire una potenza e un’efficienza energetica senza precedenti”, ha dichiarato Jay Gambetta, Direttore di IBM Research e IBM Fellow.
Per realizzare il chip in questione, i ricercatori IBM hanno sviluppato una architettura di transistor denominata “nanostack”, il primo design tridimensionale a nanosheet del settore. un avanzamento significativo rispetto alla tecnologia nanosheet, attualmente all’avanguardia e originariamente sviluppata dalla stessa IBM.
L’architettura nanostack prevede la sovrapposizione e l’interconnessione verticale dei transistor, che utilizza l’integrazione sequenziale 3D per aumentare la densità sul chip. Questo approccio consente inoltre l’utilizzo di materiali diversi in ciascun livello sovrapposto, ottimizzando in modo indipendente le prestazioni e l’efficienza energetica di ogni transistor.
La validazione sperimentale dell’architettura nanostack è stata ottenuta attraverso tecniche di bonding dielettrico ultra-sottile nell’integrazione CMOS, la dimostrazione di capacità di ingegnerizzazione a doppio canale e il funzionamento di inverter CMOS con prestazioni di switching conformi alle aspettative. Questi risultati confermano la realizzabilità fisica della tecnologia e la sua capacità di supportare elaborazioni reali.
Ricerche presentate al VLSI 2026 hanno dimostrato che l’architettura nanostack consente un miglioramento del 40% nello scaling della memoria SRAM, aprendo la strada alla progettazione di chip più efficienti e capaci di sostenere le elevate richieste di banda delle applicazioni di intelligenza artificiale.