// TOM'S HARDWARE ITALIA — HARDWARE & GADGET
Le GPU AI corrono troppo: la memoria è il nuovo collo di bottiglia
Micron ha avvertito che la crescita della banda di memoria non riesce più a seguire il ritmo degli acceleratori per l'intelligenza artificiale. Durante Hot Chips 2026, l'azienda ha quantificato il divario: la capacità di calcolo triplica ogni due anni, mentre la banda della memoria raddoppia. Il risultato è un collo di bottiglia che limita l'utilizzo effettivo di GPU sempre più potenti e rende la HBM un elemento decisivo per l'evoluzione dei sistemi AI.
Nei carichi di lavoro che elaborano grandi modelli linguistici, una parte consistente delle operazioni è vincolata alla memoria. I processori devono attendere l'arrivo di pesi, attivazioni e altri dati prima di poter completare i calcoli. Solo quando il trasferimento è abbastanza rapido il sistema entra in una fase compute-bound, nella quale le unità di elaborazione restano occupate. Il crescente memory wall sposta però questa soglia sempre più avanti.
La risposta più avanzata di Micron è HBM4, capace di raggiungere fino a 2.800 GB/s. Rispetto a HBM3E, la nuova generazione raddoppia sia l'I/O sia il numero di canali, mentre i banchi per die salgono da 128 a 256. La struttura mantiene pile di DRAM collegate a un base die tramite TSV e micro-bump; HBM4 utilizza inoltre circa 2.000 connessioni I/O verso l'interposer.
Il confronto con DDR5 chiarisce la scala del vantaggio. Una configurazione DDR5 tipica offre circa 300 GB/s, con implementazioni che possono arrivare a 1 TB/s, mentre più stack HBM collegati a una GPU raggiungono complessivamente circa 5,3 TB/s. Il guadagno è nell'ordine di 15-17 volte, accompagnato da maggiore parallelismo ed efficienza energetica negli accessi sequenziali, ma con capacità inferiore e un impiego di silicio sensibilmente superiore.
Micron individua tre direzioni architetturali: memoria collegata con packaging 2.5D, soluzioni 2.5D più avanzate e processing-in-memory. Interfacce D2D PHY più evolute potrebbero inoltre trasferire alcune funzioni fuori dalla GPU. La pressione coinvolge l'intera filiera: l'avanzata di CXMT nelle DRAM potrebbe incontrare ostacoli dal 2027, mentre lo sviluppo HBM richiede processi e integrazione molto più complessi delle memorie convenzionali.
L'altro limite è termico. Stack più alti e die più attivi aumentano la densità di potenza, soprattutto nel base die, dove si concentra gran parte delle funzioni avanzate. Oltre al raffreddamento a liquido e all'hybrid bonding, Micron sta lavorando su tecniche di advanced packaging e fusion bonding con passi nell'ordine di pochi micron, riducendo gli strati dielettrici fra i die per migliorare sia il trasferimento dei dati sia la resistenza termica.
La ricerca comprende anche SerDes ottimizzati per la memoria e stack superiori a 16-Hi, una prospettiva che richiede ancora lavoro su affidabilità, temperature e interazione fra chip e package. L'aumento della densità, infatti, rende più difficile preservare l'efficienza per bit. Senza innovazioni coordinate su architettura, collegamenti e dissipazione, una quota crescente della potenza disponibile negli acceleratori AI rischia di rimanere inutilizzata.
Aggiungi Tom's Hardware alle tue fonti preferite su Google